# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

JA 0108540 AUG 1979

(54) MEMORY CIRCUIT DEVICE

(11) Kokai No. 54-108540 (43) 8.25.1979 (19) JP (21) Appl. No. 53-15234 (22) 2.13.1978

(71) TOKYO SHIBAURA DENKI K.K. (72) MASATAKA HIRASAWA(2)


(52) JPC: 97(7)C61


(51) Int. Cl<sup>2</sup>. G11C19/28

PURPOSE: To make it possible to reduce wires for clock pulses in number at the time of integration, and also to miniaturize a chip size, by supplying a common clock

pulse to switching methods of 1st and 2nd stabilizing methods.

CONSTITUTION: The 1st memory circuit 105 composed of clocked inverter 100, capacitor 101 and stabilization circuit 104 (holding stably information stored in capacitor 101 by clocked inverter 102 and MOS type inverter 103- and 2nd memory circuit 205 composed of clocked inverter 200, capacitor 201 and stabilization circuit 204 are cascaded in order to obtain the function of a one-bit shift register, and clock pulse CP wiring needed to be arranged closely and in parallel to the earth power supply and negative power wiring requires only turee kinds of  $\phi_1$ ,  $\phi_2$ ,  $\phi_F$ and inversion  $\phi_1$ , inversion  $\phi_2$ , and inversion  $\phi_F$ , which are reduced by two in number as compared with conventional one. This results from that  $CP.\phi_F$  and inversion  $\phi_F$  supplied to stabilization circuits 104 and 204 can be used in common among respective stages without necessity of constituting into individual shift





(I)日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報 (A)

昭54—108540

 識別記号 ②日本分類 97(7) C 61

庁内整理番号 ②公開 昭和54年(1979) 8 月25日 7368-5B

> 発明の数 1 審査請求 未請求

> > (全 7 頁)

**分記憶回路装置** 

東京芝浦電気株式会社トランジ

スタ工場内

②特 顧 昭53-15234

②出 願 昭53(1978) 2 月13日

**加発 明 者 平沢正孝** 

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社トランジ

スタ工場内

橋本昭

川崎市幸区小向東芝町1番地

仍発 明 者 長尾建一

川崎市幸区小向東芝町1番地 東京芝浦電気株式会社トランジ スタ工場内

⑪出 願 人 東京芝浦電気株式会社 川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦 外2名

1.発明の名称

同

配價回路裝置

#### 2.特許請求の範囲

段の夫々のスイプチング手段を同時に開閉制御するようにしたことを特徴とする記録回路装置。
(2) 前的第1,第2の記録手段に情報を容さ 込む手段が MOS 反転回路に直列に一対の MOS 素子を接続してなることを特徴とする特許紹求の

#### 3.発明の詳細な説明

範囲第1項記載の影像回路装置。

この発明は相補型MOS PET 国路を用いた記憶 回路装置に係り、特に位相あるいは周期の異なったいくつかのクロックペルスにより駆動される多数の記憶回路装置を集積化するのに最適な 安定回路を有した記憶国路装置に関する。

相相型 MOS FET 回路を用いて記憶回路装置を 構成する場合、MOS FET で入力がートのインピーメンスが極めて高く、しかも非導通時におけるソース・ドレイン間のリータ電流も極めて少いため、次段の入力容量あるいは情報 き込み用の相視型 MOS FET 回路の端子容量さらには配線容量等を情報記憶手段として用いるのが一般的である。この情報記憶手段は容量の充電電荷 の有無により情報を配位するが、前記入力ゲートのインピーダンスあるいは情報書き込み用の MOB FET のソース・ドレイン間の非導通時のイ・ンピーダンスは極めて高いがその値は有限であるため、いつたん書き込まれた情報を長時間に わたつて安定に配復してかくことはできない。 従つてこの対策として、情報書き込み時以外は 正帰還ループを形成して、情報を安定化する必要がある。

第1回はスタテイツク形に個回路を2段様被接続して構成した配像回路の1例であり従来のスタテイツク形1ピットシフトレジスタである。第1の配像回路<u>10</u> にかいて、情報書き込み手段はクロックパルスを12でもの反転パルスで1を第1の相構クロックパルス対とするいわゆるクロックドインパータ<u>11</u>によって構成されている。とのクロックドインパータ<u>11</u>によって構成されている。とのクロックドインパータ<u>11</u>は が1、で1の第1の相構クロックパルス対が成立時に増于1別1の情報を発量13に書き込み、さらに書き込まれた情報は相構型MOBインパー

タ<u>13</u>によつて反転された後端子 OUT』 から出 力されるようになつている。さらに上記容量 12 に書き込まれた情報は、上配相補型 MOS インパ ーチ<u>ーま</u>やよび前記第1の相補グロックペルス 対を補元の形でクロンクペルス対とするクロツ クアインペータ<u>14</u>を介して再び容量12に正 帰還されるよりになつている。士なわち上記相 補型 MOS インペータ 1.8 かよびクロックドイン ペータ<u>14</u>は容量18に書き込まれた情報を安 定に保持するための安定回路・1.5 を構成してい る。第20配便回路30尺かいてもその構成は 同様で、ただ異なつている点は容量22に情報 を書き込むためのクロックアインパータは、前 記第1の相補クロックペルスとその位相あるい は周期を異にする第2の相補タロヅクパルス、 ø: , 7: を書き込みペルスとしている点であ る。またさらに第20記憶回路<u>30</u>の安定化回 路 8.5 を構成しているクロックドインパータ 2.4.も、上記第2の相補クロックオルス対を補 元の形でクロツクオルス対としている。また第

1 図において30 は継続接続された第1,第2 の記憶回路10,20 を1ピットンフトレジスタ動作させるに必要な第2 図に示すようなタイミングを持つたクロックペルス∮1,31, ∮1,32 を失々発生するためのクロックペルス発生回路である。

FETを当該クロックペルス配線群内の所定のクロックペルス配線と交領して形成すると共に、いずれのクロックペルスもゲート入力としない p, a 各テヤンネル型 MOS FET で、クロックペルスをゲート入力とする MOS FET 間に形成するようにしたものである。そして上配集役回路ペターン形成法は上記方法によつて形成される回路ユニットを一次元的に配置することを特徴としている。

たころで第1図に示す安定回路 15 , 25 を 持つた1ピットシストを前記ペターン 形成法によって集積回路化する場合、 p チャン オル型 MOS PET に供給されるクロックペルスは \*\*・ す。 の計4 本、同様に n チャンネル型 MOS PET に供給されるクロックペルス スも\*\*・ す。 の計4 本となり、 な地電源配線と負電源配線との間には n の クロックペルス配線が必要となる。安定 持たないメイナミック形の1 ピットシリスタの場合には、2 本の電源配線間には 4 本の クロックパルス配線を描とせば良い。 すなわち、スタテイツク形の場合にはクロックパルス配線ではクロックパルス配線では、1000円では、20

この発明は上記のような事情を考慮してなされたもので、その目的とするところは集積回路 化する際にクロックペルスの配線本数が低減で き、もつてテップサイズの小型化が可能な配像 回路装置を提供することにある。

以下、図面を参照してこの発明の一実施例を 説明する。第3図はこの発明の配置回路装置の 一実施例を示す構成図で、説明簡略化のために 従来と同様の根部を持つたスメティック形の1 ピットシフトレッスタが示されている。第3図 にかいて食電源(-E)印加点と接地電位点と

特照 昭54-108540(3) の間にはュテヤンネル型 MOS PET Nii , n チャ ンネル型 MOS PET Niz , pテヤンネル型 MOS PET Pu シよびpチャンネル型 MOS FET Pu の順で4 個の MOS FET が直列接続されている。上記ョナ ャンネル恐 PET Nu とpチャンネル型 PET Pip の 両ケートは並列的に入力増子IN」に接続され ている。さらに上記;チャンネル湖 FET Pu の ゲートにはクロツクペルスチュ が供給されてい ると共何、上記ョチャンネル型 PRT Ng にはと のクロツクペルスチ」の反転ペルス了』が供給 されている。 ナなわち上記 4 領の PET Nu , Nu, Pn', Ph はいわゆるクロックドインペータ 100 を構成していて、とのタロックドインペータ 100の出力増はその一端が姿地電位点に姿貌 されている容量101の他婦に姿貌されている。 さらに上記タロツドインペータ 1000出力端 は、負電源印加点と接地電位点との間に国列扱 続されたョテヤンネル型 MOS PET Nu ,ョテヤン ネル型 MOS PET Nu. アテインネル型 MOS PET Pu,かよびpチャンネル型 MOS PET Pu からな

and the second street the contraction of the

るクロックドインペータ 102 の出力端に接続 されている。上記ァチャンネル型 FET Pis のゲ ートにはグロックペルスが供給されていると 共化、上記ョチャンネル型 PET No のゲートに はとのクロックペルス 前の反転ペルス 荷 が供給 されている。さらにまたクロックドインペータ100 の出力婚は、食電源印加点と袋地電位点との間 化直列接続されたロチャンネル型 MOS PST Nis: および p チャンネル型 MOS FET Pu からなる MO8 型インパータ <u>1 0 3</u> の入力端に接続されて いる。とのインペータ<u>』 0 3</u> の出力増は出力増 子 0世 1 に接続されていると共に、前記クログ クアインペータ<u>108</u>の入力端に接続されてい る。すなわち第3図においてクロツクドインパ ータ<u>100</u>は、容量101に入力端子IN<sub>1</sub> の 情報を書き込むための書き込み手段となる。さ らにクロックドインパータ<u>108</u>およびインパ ータ<u>103</u>は、容量101に費き込まれた情報 を安定に保持するための安定回路 104 を構成 している。モレてさらにクロックドインペータ

વૈજ્ઞાનો પ્રાપ્ત ત્વારા કરે છે. જો માટે જેવા છે છે

100、容量101220安定回路104は第 1 の記憶回路<u>105</u>を構成している。第1の記 位回略 1 0 5 の出力端子 OUT 」 は第 2 の 記憶回 路308の入力畑子IN。 に接続されている。 第2の記憶回路205の構成は前記第1の記憶 回路105の構成と同様である。すなわち、負 電源印加点と接地電位点との関にはュチャンネ ル型 MOS PET Nat - ルナナンネル型 MOS PET Naa , p ティンネル型 MOS PET Pag かよび p チ ヤンネル型 MOS PET Pap からなるクロツクドイ ンパータ<u>まのの</u>、a チャンネル型 MOS PET N<sub>22</sub>, ュチャンネル豊 MOS PET Na4 , pナヤンネル型 MOS FET P24 および p ナヤンネル型 MOS FET P22 からたるクロックヤインペーチ 2 0 2 、 n チャンネル型 MOS PET Nas および p テャンネル 型 MOS PET Pas からなる MOS インペータ <u>2 0 8</u> が夫々袋続されている。クロックドインペータ <u>2 0 0</u> の出力端は容量 2 0 1 、 クロ ツク ドイン ~ ペータ<u>208</u>の出力増をよびインパータ<u>80</u>8 の入力端に夫々袋挽されている。さらにインパ

特開 昭54-108540(4)

ータ203の出力増は出力増子のUT: に接続されていると共にクロックドインペータ202の入力増に接続されている。またクロックドインペータ200のアチャンネル型 FET P:1 のケートには、前配第1の配燈回路 105 に供給いれているクロックパルス 61 とは位相あるいれれているクロックパルス 62 が供給されている。さらにまたクロックパルス 62 の反転パルス 62 のかっトには、前配 クロックパルス 62 が供給されている。さらにまたクロックドインペータ 2020 アナンネル型 FET P:3 のゲートには、前配 クロックパルス 67 が供給されている。と共に、 n チャンネル型 FET P:3 のゲートには、 n テャンネル型 FET N:2 のゲートには、 n テャンネル型 FET N:2 のゲートにはこのクロックパルス 67 の反転パルス 67 が供給されている。

第 3 図 に かいて 3 0 0 は上記第 1 の記憶回路 105 かよび第 2 の記憶回路 205 の各部に供給される 9 ロックペルス 9 1 9 9 9 を、 夫々発生するための 9 ロックペルス 発生回路である。 この 9 ロックペルス 発生回

次に第4図に示すクロックイルス6」。で、 りょ、で、が、「ののタイミングテヤートを参照して、第3図のように構成された回路の動作 を説明する。なお動作の説明に当つては負債理 を用い、接地レベルを論理。0 \*レベルに、負

電源(-E)レベルを論理"1 "レベルとする。 先ずクロックペルス 6: が一定期間成立する  $(\phi_1 = 1 \ \nu \prec \nu, \vec{\phi}_1 = 0 \ \nu \prec \nu).$ とのときとのクロツクペルスす』をゲート入力・ とするpチャンネル型 FET Pii と、反転パルス ず をゲート入力とする n チャンネル型 FET Nii が共に導通する。このとき安定回路104のク ロックインペータ102に供給されるクロック。 ペルス がっ ずしは、夫々第4図に示すよりに"0" レペル, \* 1 "レペルとなつているので、この クロツクドインペータ <u>108</u> は非導通状態にな つている。したがつてクロツクペルスゟ』が成 立しているとき、クロツクドインパータ<u>100</u> は入力端子 I N 1 の情報を反転する。との結果 容量101は上記クロックドインペータ<u>100</u> の出力情報に応じて、電荷の充電さたは放電を 行なり。さらにインパータ<u>108</u>はクロツクド インペータ100の出力情報を反転する。すな わちクロックペルスすごが成立すると、入力端 子IN」の情報が反転された状態で容量101

に記録されると共に、入力機子INIの情報が・ 同極性で出力端子OUTIに導出される。

次にクロックペルスも。が非成立になる。と のときもう一つのクロツクペルスチ。も非成立 のままであるとし、次に再びクロックペルス øı が成立するまでの期間では、クロックドイ ンパータ<u>100</u>のpチャンネル型 PET Pu とn テンスル型 PRE Na は共化非導通となる。ま たこの|期間クロックペルス 4ヵ,ず が夫々\* 1 \* レベル, \* 0 \*レベルになつているので、クロ ツクドインパータ <u>108</u>0gチャンネル型 PET Pia および n チャンネル型 PET : Nia が共化導 通状態になる。との観果クロックドインペータ 108は通常のインパータ動作を行なりととに なるので、安定国路<u>104</u>化かいてインパータ <u>108とクロックドインペータ102</u>による正 帰還ループが形成されるととになる。すなわち、 いつたん容量 10/1に電荷の有無の状態で記憶 された情報は、上配正角遣ルデプによつて安定。 に保持される。との状態はタロスクペルスす。。

特開 昭54-108540(5)

が再び成立するか、またはクロックパルスも。が成立するまで継続する。そしてクロックパルスも。が成立すると、クロックドインパータ 100 はその時点になける。そしてこの時の入力増を子 IN1の情報が以前と異なりにであれば、れているで、は、なり、は、ないは、ないの情報が出力される。一方入力増子 IN1の情報が以前と異なっていれば、容量 101のを情報が出力される。

次にクロックペルスも:が成立する。このときクロックペルスも: o t t 大々第4図に示すように 0 v v v v v 1 v v v になつているので、安定回路 104 のクロックドインペータ 102 はそのインペータ 動作を停止する。したがつて容量 101は以前配慮した情報をダイナミック的に保持することになる。一般にクロックペルスも: あるいは o t x v 1 v v v

になつている期間は、容量101によつでダイ ナミック的に情報を安定に保持し得る期間に対 して極めて短かい期間であるために、容量 101 はダイナミック的に情報を安定に保持し得る。 クロックペルスφ。が成立すると、第2の記憶 回路 <u>2 0 5</u> におけるクロックドインパータ<u>200</u> がインペータ動作を行なり。とのとき安定回路 201を構成するクロックドインパータ<u>202</u> に供給されているクロックパルス 47.47 は夫 夫" 0 "レベル," 1 "レベルになつているの で、クロップクディーンジャー・タ202は非導通状態 となつている。したがつて前配第1の配像回路 105の出力端子 OUT」 に接続された第2の記 億回路<u>205</u>の入力端子IN。の情報はクロッ クドインパータ<u>200</u>により反転される。この 結果容量201は上記クロックドインパータ 200の出力情報に応じて、電荷の充電または 放電を行なり。さらにインパータ<u>808</u>はクロ ツクドインパータ<u>200</u>の出力情報を反転する。 すなわちクロツクペルス纟。が成立すると、入

力端子IN:の情報が反転された状態で容量 201に配憶されると共に、入力端子IN:の 情報が同極性で出力端子OUT:に導出される。

次にクロックペルス 6 。 が非成立になると、クロックペルス 6 。 は 1 ° レベル、 6 。 は 0 ° レベルとなり、第10配億回路 105 0安定回路 104 内の p チャンネル型 FET P 1 。 かよび n チャンネル型 FET N 1 。 が共に導通する。 この結果容量 101 に対する正帰還ループが形成され、容量 101 の充電電荷は直流的に保持される。 この時同様に第20記憶回路 205 0安定回路 204 0正帰還ループが形成され、容量 201 の充電電荷は直流的に保持される。

。1988年中国的国际企业的国际企业的

このように上記装置は1ピットシフトレジスタとしての機能を果している上、接地電源配線に近接してほぼ平行に配置する必要のあるクロックペルス配線は、 が 1 , が 2 , が の3本であり、負電源配線に近接してほぼ平行に配置する必要のあるクロックペルス配線は、 で 1 , ず 3 , で 3 の3本である。 すなわち上記両電源配線間に

特開昭54-108540(6)

わりがない。

さらに上記 実施例において各クロッドインパータのクロックパルスをゲート入力とする FET の挿入位置はこれに限定されるものではなく、また各配像回路 105 , 205 の出力を得る位置はインパータ 103 , 203 の出力端でなく容量 101, 201から得るようにしても良い。

またさらにクロックパルス 61 , 62 と位相 あるいは周期を異にする他のクロックパルス 63 を書き込みパルスとする第3の記憶回路が、 第1 , 第2の記憶回路 105 , 205 と縦続接 続するとか一次元配置する場合であつても、各 安定回路に供給するクロックパルスを 63 = 01+62+63, 09=61+62+63とすることに よりこの発明を適用できる。


またクロックパルスか。、 ずっを得るにも、クロックパルスか」、 が。 夫々の反転パルスで」、 で。 を入力とするナンドゲートの出力としてずった得、 その反転パルスとしてクロックパルスかっを得るようにしても良いことは明らかである。

以上詳述したようにこの発明によれば、集積 回路化する際にクロックパルスの配線本数が低 波でき、もつてチップサイズの小型化が可能な 記録回路装置を提供することができる。

#### 4.図面の簡単な説明


第1図は従来の配便回路装置の構成図、第2 図は上記従来装置で用いられるクロックイルス のタイミングチャート、第3図はこの発明の一 実施例の構成図、第4図は上記実施例を説明す るためのタイミングチャートである。

出願人代理人 弁理十 鈴 江 社 安



### 特開昭54-108540 (7)

#### **学3** 図



#### **米 4 因**

